研发工程师产品自检项目表

研发工程师产品自检项目表

研发工程师产品自检项目表


1.布线基本要求
线到孔边缘间距一般不小于5MIL;0.8MMBGA为4.25MIL;0.65MMBGA以下的封装线边到孔壁最小为8MIL;
对于PIN边缘间距小于20mil的SMD器件,不在两pin中间走线;
常规板线宽不得小于4mil,否则要与板厂确认是否可加工;
BGA、散热焊盘下方使用不开阻焊的过孔;
色码电阻、电感下方没有过孔;
焊接面贴片电阻、电容、电感焊盘间区域没有过孔;
插装、贴装金属膜器件下无过孔;
求DRC参数、选项设置正确,同名DRC打开,无不良DRC,DRC尽量少;
螺钉紧固件周围的禁布局、禁布线区符合相应的要求;
其他;

2.热设计
0805、0603、0402元件焊盘两端热容量一致;0402线宽不要超过15MIL;
走线到板边最小保证20MIL间距,走线不能超出相邻参考平面;
电源和高热器件在安装面没有其他布线穿越;
卧装稳压电源模块必要时预留散热器安装位置,及考虑是否开阻焊,过孔离散热焊盘保证足够距离;
其他;
高热器件远离晶振、时钟芯片等;
相邻布线方向尽可能相互垂直,平行走线时尽量上下错开布线并避免并行走线过长;
相邻层走线,尽量避免走线投影到相邻层铜皮上,重要信号线一定要避免;

3.SI要求
高速信号、时钟信号等关键信号不跨相邻层分割平面;
关键信号满足时序要求,走线宽度在同一层没有跳变;
同类型信号尽量走在一起,高速信号、时钟信号增大线间距,1000MIL保证一个地孔;
高速信号走线避免出现多分支(stub),并行走线保证3W间距,差分5W;
其他;

4.EMC要求
卧装晶振下面铺地铜,并开阻焊窗,器件旁边的走线,过孔尽量远离它;
屏蔽罩已做接地处理;
10uF以上的(含10uF)电源滤波电容的焊盘已有两个或以上的过孔接到相应平面;
网口等器件的平面层需要挖空,不在下面走线,变压器的初次级信号不交错;
滤波电容的输入输出走线相互不交叉;
电源滤波电容靠近IC芯片电源管脚放置,引出线短而粗;
其他;

电源地设计要求
电源、地分割方式简洁合理。正确分割线宽度一般应大于40MIL,电源、地平面应满足20H 规则;
对于区域小的分割线宽度不小于20MIL,且与光绘文件保持一致;
48V与其他网络满足安规要求,表层2mm以上,内层1mm以上;
电源通道满足载流要求,电源、地fanout长度小于200MIL,且尽可能加粗;
小分割区域内保证铜皮连接,避免连接过窄;

5.可测试
BGA内过孔设置合理,电源、地层不出现孤岛;
电源地层中过孔花盘腿数量不少于两个;
隔离变压器平面层已进行分割,分割位置为初次级之间,分割线宽度不小于100MIL;
尽可能避免平面层开槽的产生,保证地平面的连续性;
PGND宽度大于100MIL,不横跨单板内部,不被打断;
单点接地应满足对接宽度要求,同时要保证与光绘文件的一致性,加标注;
电感、磁珠等器件是否加粗走线或铺铜,按电源规则处理;
其他;
ICT定位孔200MIL范围内没测试点,测试点到器件间距合理,测试点未被器件或条形码等遮挡;
过孔与焊盘间的阻焊桥、测试点与焊盘间的阻焊桥大于4MIL;
其他;

6.规范情检查
平面层铜箔显示正常,分割线正确,没有狭窄的通道,反盘没有打断铜箔;
丝印归属明确,不重叠;
阻焊开窗无遗漏或偏移,尤其是光学定位点,屏蔽罩等;
钢网无遗漏或偏移;
特殊层厚,阻抗表述规范,层压顺序已正确标注;
NOTES表格填写正确,注意特殊加工信息;
常规8层以上(含8层)单板的TG值选择需要确认,推荐HI-TG170;
尺寸标注完整,准确,单位MIL;
开窗标注位置、形状尺寸、顺序号、倒角、异形孔、槽、V-CUT等已在drill层标明,钻孔表中孔径、符
板上有金手指的已添加斜边说明;
拼板信息以正确标注,并填写说明;
2mm压接连接器钻孔公差已正确标注;
BGA、SMD连接器下的过孔塞绿油处理,并在drill层中有说明;
有小于0.8mmBGA等密间距器件时,要采取合适的光绘输出精度,采用5:5;
重新提取钻孔图,不重叠其他信息,不同尺寸和形状的钻孔符号不同,钻孔公差是否正确;
注意用6X00格式和RS274X出光绘设置的不同要求,正负片设计与PCB设计一致;
光绘层面无遗漏或多余;
光绘调入无警告,光绘设置以及光绘下方文字正确,bot焊接面已按照要求镜像或非镜像;
压缩文件正确,板名、版本号正确,设计文件为最终文件;
投板前进行valor检查;
其他;

» 本文来自:港泉SMT » 研发工程师产品自检项目表 » 版权归原作者所有,转载务必注明出处。

» 链接地址:https://www.vipsmt.com/news/hydt/2167.html

» 本文标签: , , , ,