以更低的成本实现更高性能计算的新中心

随着公司将更多的组件和功能打包到一个芯片上，应用范围从智能手机到大型主机，计算成本一直在稳步下降。

问题在于，使这些功能得以实现的主要元件的尺寸是有限制的；晶体管可以收缩以适合芯片，并且仍然提供更高的性能和能源效率。

不同于将更多的晶体管塞进一个芯片上，公司一直在探索将多个芯片堆叠或排列成一个组装单元，以提高性能并保持低制造成本，这是一种称为异构集成的技术。

通过半导体研究公司（SRC）资助的一个新中心，普渡大学和宾厄姆顿大学将改进如何“封装”，或保护和供应电力，以集成各种功能的芯片。

亚法拉利晶体管

公司已经开始将各种功能的芯片集成到一个平台中，而不是将更多的功能打包到同一个芯片中。一个新的中心将研究如何集成这些系统并为其提供动力，以获得更好的性能和能源效率。（intel photo/walden-kirsch）下载图片

包装中的异类集成研究中心（CHRIP）将由普渡大学机械工程教授Ganesh Subbarayan和宾厄姆顿大学研究副总裁兼著名机械工程教授Bahgat Sammakia共同指导。Subbarayan与宾厄姆顿的计算机科学教授Sammakia和Kanad Ghose共同制定了这一获奖方案。

SRC Chirp的创始成员包括ARM、IBM、Intel、NXP半导体、三星和德州仪器将指导普渡和宾厄姆顿的研究。

晶体管包含开关电流的栅极，形成一组0和1，指示计算机执行某种功能。数十亿个晶体管构成了今天的处理器和内存芯片。

据预测，集成电路中的晶体管数量大约每两年翻一番，一个被称为摩尔定律的观测在过去50年里一直保持稳定。这个数字翻倍意味着晶体管已经缩小以适应计算机芯片。

Subbarayan说：“这种趋势不需要在思维上做出一些重大的改变就无法继续下去；通过减少面积来集成更多的晶体管越来越昂贵。”通过异构集成，我们可以通过在一个软件包上集成更多的芯片，而不是通过单个芯片实现相同的集成，从而以较低的成本提高性能。”

由于芯片集成在一个封装上，因此需要有效地为芯片提供电源，确保机械完整性，并去除封装中的热量。Chirp将以新颖的材料和更好的包装设计来解决这些挑战。

Sammakia说：“无论在哪里，只要芯片能从小型晶体管中受益，我们都会朝着异构集成的方向发展。”“这确实是未来5到10年内唯一可用的解决方案。其他方法，比如量子计算，至少还有10年的时间。”

SRC是一个世界级的技术研究联盟，它促进学术机构、技术公司和政府机构之间的合作。它将在头四年为该中心提供210万美元。另外210万美元将来自校园、纽约州立大学和其他来源。

“普渡宾厄姆顿团队在与半导体行业合作方面有着成功的业绩记录，”SRC的高级主管Kwok Ng说。Chirp将利用这一传统并与SRC合作，以满足行业需求。”

这两所大学大约有十几名工程学和计算机科学的教员将参加该中心的研究。随着SRC在未来几年启动更多项目，该中心预计将扩大教师参与。