DARPA致力于使可扩展的芯片内安全普及

在过去的十年中，网络安全威胁已经从软件堆栈的高级别转移到计算层次的低级别，朝着底层硬件发展。物联网（IOT）的兴起推动了可访问设备数量的快速增长以及实现这些设备所需的大量复杂芯片设计的产生。

图片说明：图片描述了在AISS程序下预期的方法。AISS下的防御将集中在从四个与数字ASIC和SOC最相关的特定攻击面保护内部周界。这些攻击包括侧通道攻击、逆向工程攻击、供应链攻击和恶意硬件攻击。片上安全引擎aiss试图开发的将有助于设计师根据潜在的攻击面和妥协的可能性评估哪些防御机制最合适。

随着这一快速增长，经济和民族国家的对手越来越有机会将注意力转移到能够在商业和国防应用中实现复杂能力的芯片上。硬件网络攻击的后果是重大的，因为妥协可能影响的不是数以百万计的设备，而是数以十亿计的设备。

尽管人们越来越认识到这一问题，但目前还没有通用的芯片级安全工具、方法或解决方案被广泛使用。这在很大程度上是由安全芯片设计的经济障碍和技术权衡所驱动的。将安全性整合到芯片中是一项手动的、昂贵的、繁琐的任务，需要大量的时间和在大多数芯片和系统公司中不容易获得的专业知识。安全性的包含通常还需要与典型设计目标（如大小、性能和功耗）进行某些权衡。此外，现代芯片设计方法是不可饶恕的——一旦芯片被设计出来，在事实发生后增加安全性或对新发现的威胁进行更改几乎是不可能的。

DARPA微系统技术办公室（MTO）的项目经理SergeLeef说：“如今，设计一个现代芯片需要6到9个月的时间，如果你想保证同样的设计安全，则需要两倍的时间。”“虽然大型商业半导体公司正在投资内部人员，以将安全性手动纳入其大容量硅，但中型芯片公司、系统公司和具有小规模设计团队的初创企业（其生产的芯片容量较低），缺乏资源和经济驱动力来支持对可扩展的Security的必要投资。紧缩机制，使今天的大部分芯片基本上不受保护。”

为了减轻开发安全芯片的负担，DARPA开发了安全硅（AISS）程序的自动实现。AISS旨在自动化将可扩展防御机制纳入芯片设计的过程，同时允许设计师探索经济与安全权衡，并最大限度地提高设计效率。该计划的目标是开发一个设计工具和IP生态系统，其中包括工具供应商、芯片开发商、IP许可方和开源社区，这将使安全以最低的努力和专业知识被廉价地纳入芯片设计，最终使可扩展的片上安全变得普遍。

leef继续说，“芯片的安全性、设计和经济目标可能因其预期用途而有所不同。例如，具有极端安全要求的芯片设计可能必须接受某些权衡。达到所需的安全级别可能会导致芯片变大、消耗更多电源或提供更慢的性能。根据应用程序的不同，某些或所有这些折衷可能是可以接受的，但在当今的手动流程中，很难确定在何处进行折衷。”

AISS试图创造一种新颖的自动化芯片设计流程，使安全机制能够按照设计目标进行扩展。设计流程将提供一种快速评估架构备选方案的方法，该方案能够最好地解决所需的设计和安全度量，以及各种成本模型，以优化经济性与安全性权衡。目标AISS系统或片上系统（SoC）将自动生成、集成和优化，以满足应用和安全目的的目标。这些系统将由两个分区组成——一个特定于应用程序的处理器分区和一个实现片上安全功能的安全分区。这种方法是新颖的，因为目前大多数系统由于其设计复杂性和集成成本而不包括安全分区。通过给芯片设计过程带来更大的自动化，安全包容性的负担可以大大降低。

尽管威胁形势不断发展和扩大，但AISS寻求解决与数字ASIC和SOC最相关的四个特定攻击面。这些攻击包括侧通道攻击、逆向工程攻击、供应链攻击和恶意硬件攻击。“抵御威胁的策略在成本、复杂性和侵略性方面差异很大。因此，AISS将帮助设计师根据潜在的攻击面和妥协的可能性来评估哪些防御机制是最合适的。

除了整合可扩展的防御机制外，AISS还致力于确保构成芯片的IP块在整个设计过程中保持安全，并且在其穿过生态系统时不会受到损害。因此，该项目还将通过改进现有方法或发明新的技术方法，向前推进现有设计组件的来源和完整性验证技术。这些技术可能包括IP水印和威胁检测，以帮助验证芯片的完整性和整个生命周期的IP来源。

AISS是DARPA电子复兴计划（ERI）第二阶段的一部分，该计划为期五年，对国内、美国政府和国防电子系统的未来投资超过15亿美元。根据ERI第二阶段，DARPA正在探索可信赖的电子元件的发展，包括能够加强安全和隐私保护的电子元件的发展。AISS将通过努力实现可扩展的片上安全性来帮助解决这一任务。