新的计算机芯片制造方法挤压到有限的晶片空间

计算机芯片制造商不断努力在更小的空间中封装更多的晶体管，但这些晶体管的大小接近原子尺度，有物理上的限制，有多小，他们能够使电路的模式。

现在，利用锗晶片表面涂一层几乎纯净的石墨烯-一片只有一个原子厚的碳有威斯康星大学的一个研究小组–麦迪逊和芝加哥大学的工程师设计了一个简单的，可重复的和不太昂贵的制造方法使用定向自组装。

定向自组装是一个大型的纳米图案化技术可以增加电路密度和规避传统的光刻工艺的一些局限在半导体材料如硅晶片印刷电路。

电气工程师枪“杰克”马和材料工程师米迦勒阿诺德UW–化学工程师Madison，芝加哥大学的Paul Nealey及其学生发表的进展细节在该杂志8月16日版科学报告。

他们的工作可能意味着对半导体电子产品的功能和数据存储能力的提高。

为了实现在未来的半导体电子电路所需的令人难以置信的微小的大小，制造商正在开发的定向自组装，这使复杂的，完美有序的聚合物图案的电路制造。

对于定向的自组装，研究人员使用传统的化学技术来定义一个预模式。当被称为嵌段共聚物的分子链自组装的预图案，他们遵循的模式，形成良好的有序的功能。

研究人员的新方法要快得多，并减少了在处理过程中的步骤的数量只有两个：光刻和等离子蚀刻。

在他们的技术的第一个示范，研究人员使用电子束光刻和温和的等离子蚀刻技术，图案的一个原子厚的石墨烯上的锗晶片上的条纹。然后，他们用一个共同的嵌段共聚物称为聚苯乙烯嵌段聚（甲基丙烯酸甲酯）的晶片。

当加热时，嵌段共聚物在短短的10分钟内完全自组装-相比，30分钟，使用传统的化学模式-和较少的缺陷。研究人员将这种快速的组件归因于光滑、坚硬、结晶的锗和石墨烯的表面。

他们的新方法利用了一种被称为“密度倍增”的现象。研究人员使用电子束光刻技术，首先创建一个更大的主模板，稀疏的模式，引导他们的嵌段共聚物的方向。

当他们的嵌段共聚物的自组装，它这样做的方式，增强了原来的模板的分辨率-在这种情况下，由一个因素10。最好的以前的增强密度乘法是一个因素四。

而条纹图案是一个简单的技术演示中，研究人员还发现它与更复杂的或不规则的建筑模式，包括那些突然90度转弯。

“这些模板，传统的化学模式由聚合物垫和刷提供了一个令人兴奋的选择，为他们提供更快的组装动力学和拓宽加工窗口，同时也提供了一种惰性，机械和化学的鲁棒性，并具有明确的和尖锐的材料界面统一的模板，”Nealey说。

该技术使他们结合的均匀性和传统的“自上而下”与“自下而上”的光刻方法组装密度更大的乘法的优点简单处理，大大降低了成本，为大规模生产的一种有效途径。

“使用这一个原子厚的石墨烯模板以前从未做过。“这是一个新的模板来指导聚合物的自组装体，”马说。“这是大规模生产兼容的。我们打开了门，甚至更小的功能。”

研究人员正在申请专利的方法，通过威斯康星校友研究基金会。从能源和美国国防部门的经费，UW–麦迪逊芝加哥大学和支持他们的工作。

本文的其他作者包括Tzu Hsuan Chang、Robert M. Jacobberger、Solomon Mikael、笪龙更、徐东望华–麦迪逊，和石胜雄，Hyo Seon Suh和芝加哥大学的池春柳。