3D 包装和扇出圆片级封装 (FOWLP)

苹果已通航的他们的 iPhone 7 / 7 + 与他们 A10 应用处理器 (AP) 包装由台积电的信息 （综合扇出） 圆片级封装技术 （或简单地 FOWLP） 自 9 月 2016年。这是非常重要的因为苹果和台积电是”羊领导人”。他们曾经用过它，许多人就会跟进。此外，这意味着 FOWLP 不是只为包装基带、 射频收发器，PMIC （电源管理 IC），音频编解码器等，也可用于包装大 （125 毫米 2） Soc （系统芯片） 和高性能的芯片，如 Ap。

实际上，一长串的公司，如苹果、 MetiaTek、 海思，高通正在轮候台积电的 10nm/7nm 工艺技术和其扇出包装技术。其他三星这样的公司也正在研究扇出技术为自己和别人的 Ap。

STATSChipPAC 已通航的超过 20 亿的 FOWLP。ASE 卷 （每月 20,000 晶片） 生产的 FOWLP 2016 年底将泄漏将开始批量生产早期 2017年。力成将在 2017 年第 2 季度开始他们小组级扇出包装。

随着 Sip （系统级封装） 的普及，扇出 （这可以处理多个模具） 将使用更因为扇入 WLCSP （晶圆级芯片规模封装） 只能处理单个模具。

一般情况下，扇出技术消除了晶圆片凸点，熔，倒装芯片装配、 清洗、 胶点胶和固化，包衬底。最终，它将导致更低的成本和配置文件封装技术。

3D IC 集成的最新进展 (海力士/三星 HBM 为 AMD/NVIDIA GPU 和微米的 HMC 为英特尔的骑士登陆 CPU)、 2.5 D IC 集成 (TSV 少互连线和转接板)、 嵌入 3D 混合集成 （的垂直腔面发射激光器，驱动程序、 序列化程序、 聚合物波导等），和三维 MEMS/IC 集成有对半导体先进包装造成的影响。

上星期一 2017 年 2 月 13 日，从 2:00 至 5:00 下午，我会给一个专业发展课程，”3D 封装和扇出圆片级封装”IPC 先端世博会在圣地亚哥会议中心举行。主题包括扇出/面板圆片级封装;扇出/面板晶圆级封装地层;专利影响半导体封装;RDL 胡编乱造;3D IC 集成与穿矽孔;以及半导体包装趋势，仅举几例。