台积电提示 7 + 12，22nm 节点

加利福尼亚州圣克拉拉 — — 试图盖的海滨，台积电披露新的高、 中、 低端进程，在每年的活动计划。他们包括使用极紫外投影光刻，其 16nm 工艺和 22nm 平面技术 12nm 升级增强的 7nm FinFET 节点 — — 其答案完全耗尽硅–绝缘体上 FD-）。

铸造车间还描述了对其两种芯片堆叠技术，射频 CMOS 的研究进展和工作在晶体管和材料，铺 3 nm 节点地增强。此外，它预览设计功能使用机器学习，它将在今年年底前提供。

它的成就，台积电指出在其第一代 7nm 节点，将在明年批量生产 256Mbit SRAM 的 76%收益率。它还报告说手臂皮质 A72 处理器节点中的超过 4 千兆赫，使用新的设计流程。

不同的节点、 子节点和平台扩散威胁打造令人眼花缭乱的选项。台积电明确地强调了宽松迁移对于设计师来说，有时牺牲进展测量在个位数。

台湾公司，已经到目前为止，世界上最大的铸造预计船舶 1100 万 12 英寸等效晶片今年，典型的 10%，每年增加。最大的份额 — — 200 万片 — — 将使用它增加能力及其平面 28nm 进程今年 15%。

台积电已贴出近 800 芯片使用其 28nm 过程的口味。它已运到目前为止，显然大甜蜜点它旨在捍卫 450 万 28nm 晶圆。

转给格罗方德希望捕获许多今年入手 22nm FD SOI、 低成本、 低功率替代具有相似的性能，对台积电的 16nm FinFET 节点的那些客户。台积电声称其代 22nm 制程提供更容易的迁移路径从 28nm 虽然 FD SOI 需要重新设计的知识产权核心。

“大容量半导体技术提高了 30 年和由英特尔和三星，使用”世界上两个最大的芯片制造商，马克刘说，台积电的联席首席执行官在短暂的采访后的基调。他打趣说”FD SOI 永远将是未来的技术”。

该消息是恩智浦宣布它将多个未来处理器使用 FD SOI 的同一天。到目前为止，只是 10,000 FD SOI 晶片每月总共航运从所有晶圆厂，包括转给格罗方德和意法半导体，山姆王，Gartner 芯片分析师如是说。

转给格罗方德可能稍稍领先的时机，加大其代 22nm FD SOI 制程现在与索尼图像传感器在生产。台积电表示其代 22nm 制程将生产明年，旨在 5 G 射频和其他手机的芯片，包括图像处理器和衣物和物联网的组件中。

22nm FD SOI 节点运动类似规格为台积电的代 22nm 制程，”但它并没有全面的 IP 生态系统……和制造跟踪记录下我们有”说 B.J.胡，台积电业务发展副总裁。

台积电还计划及其 12nm FinFET 进程，超低功耗版本支持 0.5 v 操作和在 6 月前投产风险。可能将定位为 12nm FD SOI 工艺转给格罗方德的竞争对手去年宣布，但预计不会在生产到 2019 年生效。

超低功耗台积电代 22nm 制程应该提供 20%面积收缩和 0.45 倍的能力或 1.32 x 其 28 HPM 过程的速度，胡国兴法官说。相比其 28 的 HPC + 进程，22nm 是更好的晶体管和 0.6 Vdd 操作提供 10%的较小尺寸和功率或 15%的速度减少 35%的直接光收缩，她说。

台积电 22nm 节点使用相同的面具计数、 设计规则、 SRAM 位单元和输入/输出设备作为其 28HPC + 节点。设计者只需通过其提高的晶体管和重新描述基础 IP，以确保他们符合新的页边距，胡国兴法官说。

“迁移工作是真的不同 [从 FD-SOI] — — 它是一个白天和黑夜的区别，”杰克说太阳，台积电研发副总裁。

台积电的刘说铸造预计 70 磁带出局的物联网芯片今年在它的超低功耗的家庭处理，范围从 55 到 28nm。他说︰ 无铅汽油 40nm 的特点是，阈值附近操作驾驶能源效率到 11 微安/MHz。