IP提供商创建低功耗物联网参考

ensilica已经开发了一种低功耗物联网平台使用静态IP的专家，surecore的恒安和powermiser SRAM IP产品线。

物联网的surecore参考平台的目标可穿戴、消费和医疗应用。它已被录音采用TSMC的商用40nm超低功耗（40ulp）工艺技术。40nm工艺将193nm沉浸式光刻技术和超低k连接材料提高芯片性能，阐述了半导体和IP供应商，同时降低功耗。的40ulp过程是专门为物联网和可穿戴应用，达70%和30%相比，台积电的Low Power降低了功耗切割漏电流（LP）的过程。

物联网参考平台采用导的低功耗SRAM IP供应商，surecore的恒安和powermiser SRAM IP产品线。该公司研究传统的SRAM架构的基本限制，开发专利的电路设计，架构技术和辅助电路，再加上铸造供应，高密度SRAM位单元，在接近阈值的位单元保留电压操作。重大动态/静态功耗也可以说，该公司。恒安能够在商业上可用的40ulp过程1.21在之间的电源电压操作，整个过程的角落，并在40±125℃的温度范围°。powermiser SRAM的家庭提供超过50%的动态功耗和静态功耗节省约20%的储蓄相比，行业标准的SRAM提供商用40ulp过程。

ensilic实现低功耗参考平台。公司的选择，Eric Gunn说，首席运营官surecore，其“经验提供低功耗设计服务。我的一个明显的了解阈值附近的设计能够满足客户期望的电池供电的应用，我们知道ensilica能够尽快进行成功流片。ensilica是我们技术的欣赏，以及台积电的过程的深刻理解，保证了带出一个无痛的路线。”

Ian Lankshear，首席执行官ensilica补充说：“[的] surecore恒安和powermiser SRAM的IPS是证明一个改变游戏规则的时候提供SoC开发超低功耗、面积的有效记忆和新的、超低功耗的物联网参考平台将使穿戴式消费和医疗应用的下一代同样的影响。”