集成的PLL和VCO的无线应用

Ian Collins，应用工程师，射频组，Analog Devices公司介绍如何设计和使用集成电路芯片VCO的锁相环。

集成锁相环和压控振荡器（VCO）集成电路现在已司空见惯，并已被用于在许多无线标准提供更广泛的频率范围，灵活性和功能相比，独立VCO的。

本文概述了在无线应用中集成锁相环和VCO部分所带来的技术挑战，以及如何解决这些问题。

在过去的十年中已经看到在集成电路锁相环的发展的巨大进步。这些进展通常简化了本地振荡器（LO）和时钟电路的设计，组件数目减少，频率范围更宽，灵活性更大。

集成锁相环和集成VCO器件的一些特性对射频工程师提出了新的挑战。参照模拟装置的一部分，ADF4350，我们将在一个更详细的。

多波段压控振荡器

独立VCO的频率范围通常小于100兆赫或更小。相比之下，ADF4350频率覆盖范围从137.5 – 4400 MHz，采用2.2 – 4.4 GHz之间操作的多频段压控振荡器，连同输出分频器实现频率较低。

一般来说，低VCO相位噪声依赖于高的VCO坦克电路Q。高VCO电路Q意味着小的频率范围和灵敏度（千伏）的VCO，一个基本的权衡VCO的设计。多倍频调谐VCO的调谐电压，通过扩展解决这个问题（Vtune）到高达30伏，允许在VCO的敏感性降低。但ADF4350解决这个问题分为三个独立的VCO的频率范围内，与十六子带在每个VCO压控振荡器如下图所示。

压控振荡器频率与调谐曲线

这就需要为每个频率更新选择正确的VCO频带的方法。而不是使用一个查找表，将不允许在带跃迁的制造变化，VCO频段选择电路用于检测输出的参考（R）和反馈（N）的计数器，和编程的输出频率最合适的压控振荡器和子带选择。这个过程需要一个开关时间，在此期间开环输出频率可以在各种不同的频率。这个波段选择开关时间也被添加到PLL锁定时间，它本身是一个PLL环路滤波器带宽的函数。ADF4350包含在单独的RF VCO输出级，可静音选择PLL锁定时间带中，直到锁锁检测认定锁，和输出级自动打开。这种静音到锁定检测功能可用于防止任何不必要的LO频率在锁定时间和波段选择产生的。

电源供应器

压控振荡器推采用稳定的直流调谐电压ADF4350 vtune引脚测量，不同的电源电压，测量频率的变化。推数字（p）等于delta除以电压δ，如下表所示。

在锁相环系统中，较高的压控振荡器驱动意味着电源噪声会降低VCO相位噪声。如果压控振荡器推力低，则电源噪声不会显著降低相位噪声。然而，对于高压控振荡器，噪声电源对相位噪声性能有一定的影响。

实验表明，在4.4 GHz的VCO输出频率下达到最大值，因此在不同频率下比较了VCO与不同调节器的性能。Rev。一个评估板的使用adp3334 ADF4350的LDO稳压器。该稳压器集成RMS噪声是27µV（从10赫兹到100千赫集成）。这比9µV的adp150，所采用的eval-adf4350eb1z，Rev B.为了测量电源噪声的影响，一个狭窄的PLL环路带宽（10千赫）被用来促进更大的检查VCO的相位噪声。

一个更详细的检查输出噪声密度与频率可从两adp3334和adp150数据表。adp3334稳压器的噪声谱密度是150 NV /√Hz的频率在100 kHz偏移。该图为adp150显示25纳伏/√赫兹。

计算电源噪声引起的相位噪声退化的公式如下：

其中L（LDO）是调节阀的压控振荡器相位噪声的噪声贡献（以dBc / Hz），以抵消调频；P是VCO推图赫兹/ V；SFM在给定频率V /√赫兹偏置噪声谱密度；调频是频率偏移这噪声谱密度测量在赫兹。

ADF4350的相位噪声在4.4 GHz的adp3334调节剂

ADF4350的相位噪声在4.4 GHz的adp150调节剂

从电源的噪声贡献，然后RSS总结的噪声贡献的VCO（本身与一个非常低的噪音供应），以使总噪声在VCO输出与一个给定的调节器。这些噪声性能被RSS相加，以获得预期的VCO相位噪声：

或用db表示：

在这个例子中，一个100千赫的噪声频谱密度偏移被选中，一个6兆赫/ V推图使用，和？110 dBc / Hz作为理想的供给VCO噪声。

使用专用信号源分析仪（像Rohde &amp；施瓦茨fsup），VCO的相位噪声比。在100 kHz偏移的adp3334提供102.6 dBc / Hz，在相同配置的adp150措施108.5 dBc / Hz。积分相位噪声也从1.95°提高到1.4°rms。测量结果非常密切相关的计算和显示使用adp150与ADF4350的好处。强调使用低噪声稳压器ADF4350的VCO电路的重要性。

环路滤波器的设计

在整数分频锁相环的偏移，在接近载波的相位噪声是由PLL频率合成器的贡献占主导地位。尤其是像GSM这样的窄带系统，需要200千赫的间隔。ADF4350包含小数分频锁相环大大降低带内噪声相比，integer-n.

使用像ADF4106整数N分频PLL，带内噪声在5 kHz偏移（计算从ADIsimPLL）- 95 dBc / Hz。检查适当的压控振荡器的应用，RFMD VCO 915-191u，开环VCO的相位噪声在5 kHz偏移- 101 dBc / Hz的，所以在这种情况下，一个较小的环路带宽超过5 kHz的允许较低的均方根误差（或过境EVM）。然而，大多数的整数分频锁相环的GSM应用程序的设计与10-20 kHz环路滤波器，因为较小的环路滤波器将导致较大的PLL锁定时间。

vco-191-915u开环相位噪声

ADF4350的开环VCO的相位噪声

在ADF4350、开环VCO相位噪声往往比离散振荡器在1 MHz或更大的偏移（- 145 dBc / Hz），但在5 kHz偏移，ADF4350的开环VCO噪声（915 MHz）为- 81 dBc / Hz。然而，因为ADF4350包含小数分频锁相环，带内噪声的贡献（从PLL）在这相同的偏移量是105 dBc / Hz。由于PLL噪声在相同的偏移量下比VCO噪声低，所以将环路带宽增加到40千赫是有意义的，最大限度地减少rms相位误差。这一结果在RMS相位误差的3倍的改善相比，数字配置（下图）。我们可以从这个实验是有意义的使用频率高PFD的环路滤波器带宽20 – 40 kHz的ADF4350之间的结论。

ADF4106 &amp；外部VCO，均方根误差0.3°

0.1°ADF4350、均方根误差

ADF4350的环路滤波器设计的另一个方面是VCO的灵敏度的变化（千伏）。最低千伏之间变化（18兆赫/ V）到最大（58兆赫/ V）可以3X的因素。灵敏度在每个VCO频段的变化（在一个乐队中的峰值），和一般的增加之间的频段的频率的增加。由于Kv值相差较大，VCO灵敏度的几何平均值是锁相环滤波器设计中最合适的值。下面的灵敏度图（图8）显示了两条线索。第一个（粗体）是对频率的绝对灵敏度，第二个是每个VCO频带的灵敏度的几何平均值，并添加一个趋势线，以给出每个VCO频带的几何平均值。这些灵敏度的几何平均值约为33 MHz / V，接近上面列出的两个极端灵敏度的几何平均值。

其含义是，对于给定的环路滤波器设计，应选择最大和最小VCO频率灵敏度的几何平均值。在实践中，许多应用程序将使用最低和最高的VCO频率（2.2和4.4千兆赫），在这种情况下，建议33兆赫/ V。在使用VCO频率较小的子集的情况下，推荐一个更具体的KV值。例如，如果VCO频率4 GHz和4.4 GHz的使用，然后，从下面的图，40兆赫/ V的几何平均（4 GHz）和48兆赫/ V（4.4 GHz）为43 MHz /五以上所有的程序都是自动跟随在ADIsimPLL，它是强烈建议对于ADF4350低通滤波器的设计。

与外部PLL ADF4350

某些应用程序可能需要使用外部锁相环。这些可以包括杂散临界应用，或者要求RF输出的亚赫兹分辨率的应用。ADF4350包含小数分频锁相环是制作在同一芯片上的压控振荡器。其中一个效果是，由参考（r）和反馈（n）计数器、鉴相鉴频器（PFD）和∑Δ所产生的激励都可以很容易地耦合到VCO。使用一个外部锁相环（ADF4153，adf4156，ADF4157，adf4150），并禁用内部锁相环可以改善这些马刺。

在射频输出需要更高分辨率的应用，PLL如ADF4157提供25位模数分辨率，即N分频器的小数部分，使用一个10 MHz的PFD频率，可以产生小到0.3赫兹的频率的步骤。相比之下，ADF4350的工作包含一个可编程的12位模数（最高值为4095），这在类似的配置，提供2.5 kHz的频率分辨率。希望获得更高分辨率的用户可以使用外部PLL而不是内部PLL。

VCO频段的选择仍然是必要的，由内部锁相环，然后经复位举行ADF4350内部计数器选择带被禁用（计数器复位功能）。杂散的性能得到改善，从VCO的PLL电路更大的隔离。下面详细介绍硬件的基本连接。

上下转换器使用

实现振动频率低于2200兆赫，有必要使用输出分频器在ADF4350。由于分频器的结构，输出频谱包含更多的谐波，在较低的频率可以类似于方波。如果是作为罗一个调制器和解调器（MOD的解调的），它可以与原型ADF4350转换阶段重要的检查行为的调制/解调输出。

在一些模式/ demods像ADL5385，LO输入到调制器后两阶段的鸿沟的存在，和LO谐波含量无关作为必要的积分转换是由除以对调制器的两电路产生。但是，一些像adl5375正交调制器，必要的转换是由一个多相滤波器产生的，可到LO谐波水平的敏感。高LO谐波可以降低边带抑制。在这种情况下，为了达到预期的边带性能，必须对谐波电平进行滤波。在这个电路的注意cftl-0134包含更多的必要的细节更多信息图。

滤波器B边带抑制，850兆赫至2450兆赫

第1 / 1页

关于作者