逻辑集成电路工艺技术进展

逻辑集成电路工艺技术进展

集成电路行业的发展取决于集成电路制造商继续提供更多性能和功能的能力。随着主流CMOS工艺达到其理论、实践和经济极限,降低集成电路的成本(基于每个功能或每个性能)比以往任何时候都更为关键和挑战。集成电路行业的完整分析和预测(2019年1月发布)显示,公司提供的面向逻辑的工艺技术比以往任何时候都更加多样化。该图列出了公司目前使用的几种领先的高级逻辑技术。在主要节点之间生成的每个进程的派生版本已成为经常出现的情况。

英特尔-其于2018年底推出的第九代处理器的代号为“Coffee Lake-S”,有时也称为“Coffee Lake Refresh”。英特尔表示,这些处理器是新一代产品,但它们似乎更像是对第八代产品的增强。细节很少,但这些处理器似乎在Be是在14nm++进程的增强版本上制造的,或者可以被视为14nm++进程的版本。

使用其10nm工艺的大规模生产将在2019年进行,并在2018年12月推出新的“阳光湾”系列处理器。看来,阳光湾的建筑基本上已经取代了本应在2019年发布的10纳米坎农湖建筑。2020年,一个10纳米以上的衍生工艺有望投入批量生产。

台积电-台积电的10nm场效应晶体管工艺在2016年底进入批量生产,但它已迅速从10nm移动到7nm。台积电认为,7nm一代将是一个长寿命的节点,如28nm和16nm。

台积电的5NM工艺正在开发中,计划在2019年上半年进入风险生产阶段,2020年将开始批量生产。该流程将使用EUV,但它将不是台积电利用EUV技术的第一个流程。第一个将是公司7nm技术的改进版本。N7+工艺将仅在关键层(四层)使用EUV,而N5工艺将广泛使用EUV(最多14层)。N7+计划于2019年第二季度投入批量生产。

三星-在2018年初,三星开始大规模生产第二代10nm工艺,称为10lpp(低功耗升级版)。2018年晚些时候,三星推出了第三代10nm工艺,称为10lpu(低功耗终极),这又提高了性能。三星使用10nm的三重图形光刻技术。与台积电不同,三星认为其10nm系列工艺(包括8nm衍生产品)将具有较长的生命周期。

三星的7nm技术于2018年10月投入风险生产。该公司跳过了采用浸入式光刻技术的7nm制程,决定直接采用基于EUV的7nm制程。该公司正在使用7纳米的8-10层EUV。

GlobalFoundries-GF将其22nm FD-SOI工艺视为其14nm Finfet技术的补充,并将其推向市场。该公司表示,22FDX平台的性能非常接近于finfet,但制造成本与28nm技术相同。

2018年8月,GlobalFoundries在战略上做出了重大转变,宣布将停止7nm的开发,因为在该技术节点大幅增加生产所需的巨大开支,以及因为计划使用下一代工艺的铸造客户太少。因此,该公司将其研发工作转移到了进一步的领域。增强其14nm和12nm场效应晶体管工艺及其完全耗尽的SOI技术。

五十年来,集成电路技术的生产率和性能有了惊人的提高。虽然这个行业已经克服了许多摆在它面前的障碍,但障碍似乎越来越大。尽管如此,IC设计者和制造商们仍在开发似乎比进化更具革命性的解决方案,以增强芯片功能。

» 本文来自:港泉SMT » 逻辑集成电路工艺技术进展 » 版权归原作者所有,转载务必注明出处。

» 链接地址:https://www.vipsmt.com/news/hydt/36520.html