研究人员称，第一次 1000 核处理器

工科大学生从加利福尼亚大学戴维斯分校的团队设计了 1000 核处理器与 6 亿 2100 万晶体管和最终的吞吐率。

“KiloCore，”在 6 月 16 日，超大规模集成电路技术和电路在檀香山 2016年专题讨论会上提出了据说是曾经报道大多数能源高效多核心处理器。

“据我们所知的最好的它是世界第一的 1,000 处理器芯片和它是曾经在一所大学，设计的最高时钟频率处理器”说贝巴斯，教授在电气与计算机工程，他领导的团队设计的芯片体系结构。虽然其他多处理器芯片已经创建，没有超出约 300 处理器，分析由巴斯的团队。

大部分的这些高处理器计数芯片被创造为研究目的和少数商店有售。KiloCore 芯片被制造和运行 — — 这由 IBM 使用其 32 纳米 PD SOI CMOS 技术。

KilCore 的基本体系结构是 MIMD (多指令 / 多个数据) 和每个七阶段流水线核心是一般用途的单元 72 指令集、 单个指令/周期。该小组说没有说明是”特定于算法，”区分 GPU 类设备。港泉SMT

1 兆 7800 亿指令/秒数字带有 1.78 g h z，在 1.1 v ︰ 运行在 0.84 V 和 1 GHz 消耗 13.1 W，而峰值功率效率的 5.8 pJ/Op 引述在 0.56 V 和 115 MHz 时钟速度。

每个核心独立供电，可以关闭到只泄漏电源如果它有没有要执行的任务。而不是缓存体系结构中，每个处理器可以存储指令和数据在层次结构中的位置;本地内存，一个或多个处理器，附近片上独立内存模块或关闭内存芯片。

每个处理器通过高吞吐量的电路交换网络再加上一个分组交换网络 （这两个芯片） 进行通信。小组说，那里是很少的能量开销源操作数从同伴处理器某种跨芯片，如”虫洞”路由雇用。那就是，将通过”电路”网络; 路由消息从相邻或附近的核心那些从处理器矩阵中越走越远将改行分组网络。

每个核心拥有北西南东通讯缓冲区加为主机处理器交通; 第五频道最大吞吐量是 45.5 Gbps 每路由器和每个端口在 1.1V 9.1 Gbps。

在 0.9 v，最大吞吐量是 27.1 Gbps 3.36 mW 和 0.67V，它是在 429 µW 8.1 Gbps。