雨果 Pristauz 滴 F 炸弹在 3D ASIP 2016，你不会相信下一步会发生什么 ！

对不起大家，但我忍不住这个 Buzzfeed 式标题，因为 Besi 的 Hugo Pristauz'”丰富多彩”的语言，来说明”湍流飞机搭乘”的斜向进刀热压键合模空前使用附加到卷生产只是可能会被载入史册以及最津津乐道 （笑） 关于事件在 2016年 3D 架构半导体集成和包装 (3D ASIP) 会议 (12 月 13-15伯林盖姆，CA)。他跟带有注释，”它必须是一个可重复的过程，”我不是一个令人失望，所以我在这里重复 ！一件事是肯定的在 4 下午对演示文稿的第二天，它当然醒了房间 ！当然，那不是只有难忘的时刻，从这三天的会议，现在在其 13 年和作为国际微电子与封装社会 （微电子） 第一次新的旗帜下。

总体而言，这是非常不同的事件比 12 以前的版本。一旦 3D 一体化会议时通过硅通孔 （穿矽孔） 3D 卫冕国王以来最热的东西，嗯，倒装芯片包装;近几年，运输 3D ASIP 上很大变化，原因 3D 成为整体的一部分先进封装技术的发展。今年的活动吸引了专用然而亲密的 3D 爱好者花了大量的时间来回忆过去的过去一年取得的成绩谈论的产品铺设数载扇出圆片级包装 (FOWLP)，并设置下一件大事的基础︰ 设置异构集成的一门课程。 作为鲍勃帕蒂，Tezzaron 解释对我来说，找到扬声器与新的故事要告诉一个挑战，因为正如 3D 的日趋商业化，客户很保密，他们在做什么。明年，很显然，会有很多话要说。

在过去，会话以供应商谈论单个流程步骤从 TSV 制作通过临时债券/脱粘的背面加工、 变薄、 堆垛等为主。现在，什么是新从填充一个会话的供应商。其余的会议的内容侧重于关键应用程序、 其他替代方法和异构集成路线图。三讨论最为热烈的话题包括 CMOS 图像传感器 (CIS)、 混合粘结和 IP 块重用。对于那些经常阅读 3D InCites 的人而言，这不是给你消息。一段时间我们一直在下面这些故事。尽管如此，他们承受重复，和真好有验证的关键球员。在读了亮点。

CMOS 图像传感器
旗舰应用更多受益于 3D 叠层封装技术，使下一代功能。根据索尼的哲夫纳元，3D 集成在独联体的下一步使互连像素区域来添加新的功能。他表明了堆放在模拟到数字转换器 (ADC) 死，死了内存，处理器允许实时图像处理上的传感器阵列的三维堆栈。

安森美半导体罗杰 Panicacci 回荡 Nomoto 的声明、 添加，应用程序都由大量的市场，包括改进的像素性能移动、 汽车安全、 物联网和更多。

弗朗茨-施兰克，AMS AG 说 2.5 D 和 3D 集成技术是光电传感器的成本高效、 圆片级包装的先决条件。本公司采用钨内衬，TSV 最后一种方法而不是铜填充、 TSV 中期的方法。其他关键技术包括晶片键合和模具硅片堆叠。

“3D 堆叠是一个主要的图像传感器设计突破和接下来的几年里，将会成为推动力”说 Barmak Monsoorian，Forza 硅。

几乎每个单个演示文稿作为一个关键进程的一切从下一代 3D 图像传感器到内存堆栈中的 3D 系统芯片 (SOC) 提到了混合粘结 [aka Tessera 的直接债券互连 (DBI®)]。保罗 · 恩，Tessera，总是知道混合粘结是 3D 堆叠图像传感器的关键。如何？它是他的主意。

恩指出，DBI 已成为事实上的工业标准 CMOS 图像传感器批量制造。恩解释如何每像素 3D 互连线由亚微米级启用可扩展 DBI，通过两个以上的活动层的叠层。在低的温度下，它实现了高债券债券的低失真的能量。此外，他说︰ DBI 成本和性能优势并不局限于独联体。它是普遍实现 3D SoC 和 3D 内存。”保罗，你开发了这个，而现在是如何的 3D 行业部分将向前迈进，”说菲尔 Garrou 介绍恩。”表示祝贺。你站在后面你在做什么，而在该行业的所有大男孩现在正在使用它。

IP 块重用
苏布耶，加州大学洛杉矶分校的芯片;蒂姆 · 奥尔森，德佳技术;帕特里克 · Soheili，eSilicon;蒂姆 · 李，波音公司;和丹尼斯 · 迪图瓦，CEA-乐蒂都谈到了 IP 重用在”chiplet”或”dielet”形式上集成和”互连织物”低成本、 多功能、 3D SOC 解决方案的好处。

在芯片，艾耶的团队正与相互的现成 IP 块硅。是什么让这些 SuperCHIPS 很酷？三件事︰ 他们是非专有，用所有的时间在 Soc，并易于实现。

德卡的蒂姆 · 奥尔森谈到类似的方法，他提到作为扇出 (FO) soc。什么区别扇出 SoC 扇出 SiP？ 前者使用被设计为独立和包装在一起的芯片。佛 SoC 指的是一组不同的半导体功能块嵌入哪些电子互连或扇出织物，创建连接块并创建虚拟 Soc 有机材料

德卡的秘制酱汁的高收益率，使佛 SoC 是其专有的自适应模式/自适应校准过程，通过对齐到测量的模位置的 RDL 模式解决了模具移问题。它使高金属密度设计和精确地对齐到模具的电感器。所以你知道那乘坐飞机湍流热压键合的模具的附加我们早些时候所谈吗？奥尔森引用这句话，”雨果，我们不需要去兜兜风与自适应模式”

异构集成
富米、 ASE，指出，虽然半导体增长未来几年预计将会在个位数的增长，我们会看到在 2.5 D 异构集成空间中，将与系统级封装 (SiP) 作为一个关键的启用码因为它有很多司机，其中之一是小型化。”摩尔定律是比较不容易进去，不会死，”他说。我不是想知道什么将发生在未来，但经济上它是每个人都不容易接近。这是在哪里包装会有它的戏剧。

ASE 的条例草案陈谈到重塑与最近推出的异构集成路线图的技术路线图。他开玩笑说:”没有改变 （在过去的 20 年） 的一件事是谈论结束了摩尔定律的人数，”。他听到了，说最近的一位微软高管，陈报道”谈结束了摩尔定律的人数就会双每年”。

在所有的严重性，陈指出仍有信徒在摩尔定律。 7nm 设备，实现了技术知识，表明我们将继续沿着摩尔前进。芯片设计成本升级就是真正的问题，以及我们如何将提供这种设计和仍然赚钱。 “现在它不是足够提供一块硅。我们必须提供在大型复杂的解决方案，”他说。公司要做不同的比他们之前已经做过的事情。

陈指出，就算是戈登 · 摩尔在 1965 年，谈到这个，援引摩尔的话说”这或许要更经济建设一个大型的系统”。

苏布耶，负责加州大学洛杉矶分校的中心异构集成和性能缩放 （芯片），同意。”创新不能发生在我们这个行业除非它民主化。今天在行业发生的事情是进入壁垒是如此之大，只有 2-3 家公司可以生成硅，和只有 2 或 3 也许很快就能去设计它，”他说。”我们不能扩展自己出电力缺口。异构集成解决互连密度问题”。

最后思考 2.5 D 和 3D 与缩放比例︰
“直到原子收缩射线收缩的原子大小，2.5 和 3D 要前进，”说鲍勃帕蒂，Tezzaron 和现在也固半导体有限公司他被称为互连”万恶之根”，并指出穿矽孔启用短电线所以我们可以做”整洁的事物”2.5 D 与 3D。

“我们并不杀害 SoC 与多模集成 — — 我们给他们机会作为构建块先进的封装，”注意到赫伯瑞特，eda2asic。

这是现在。寻找更多的 3D ASIP 的报道从草本植物瑞特和保罗 Werbaneth 假期后 ！ ~ F.v.T

弗朗索瓦 · 冯 · 特拉普