证明了模拟 IP 降低了设计周期

安森美半导体已宣布在其 ONC18 0.18 微米 CMOS 工艺块 Hexius 半导体来限定几个自己模拟的知识产权 (IP) 的合作。

此经验证的模拟 IP 可以最终减少设计周期和上市时间。八个最初的设计造成的这种合作包括各种模拟到数字转换器、 数字模拟转换器、 电压参考和当前引用。有规定，如果需要为使设计定制，以满足特定的应用程序要求。进一步数据转换器和锁相环设计目前正在为今年晚些时候推出。

对半导体的 ONC18 过程依赖于 0.18 微米 (µ m) CMOS 结构和由于其高电压的能力是极其适用于汽车、 工业、 军事和医疗的部署。通过对膨胀的投资组合的支持这一进程的限定 IP 访问，客户将能够受益于经过高度优化，其具体的要求，而无需太多的自己的工程资源的任务分配的 ASIC 实现。结果，很多更快的设计周期，降低的风险的重新旋转和降低相关的成本可以所有实现。

“混合的信号 ASIC 市场继续增长，因为系统需要利用真正的词捕获的数据的是由传感器和用户界面，”国罗克阿克里，在半导体的自定义铸造业务部门主任。”Oem 是寻求整合更有效专有的设计，而不是依靠标准现成的组件。通过这个，性能级别可以增强、 板节省空间和单位成本显著降低。通过共同努力，安森美半导体 Hexius 半导体是交付合格的模拟 IP 需要来促进这种迁移，并使混合的信号设计一个新时代。

“通过了各自的技能，我们两家公司拥有的结合，我们的处境来供应合格模拟 IP 门阵列上优越的半导体工艺，将提供明确的性能和后勤优势产业。这将允许 Oem 可以更快地响应市场的机会，他们已经确定由以产品从概念阶段一直到全面的商业生产，在最短的时间内，”添加在 Hexius 半导体首席执行官克里斯 · 卡瓦纳。