电路技术的高频压电谐振器，解决问题的发展

在与国家研究所的信息和通信技术 （国立编译馆） 协作，副教授裕之 Ito 和教授哉国宝，et al，东京技术研究所开发一种新的算法和电路技术，允许高频压电谐振器用于锁相环 (PLL)。它证实，这些操作具有噪音低，并有优秀图的优点 (FoM) 相比传统锁相环。
 
这种技术允许高频压电谐振器，可代替晶体振荡器是实现紧凑和低成本的无线模块的问题。这大大促进创作的结构紧凑，成本低，物联网时代的高速无线通信系统。高频压电谐振器结构紧凑，可以集成，具有优良的 Q 值，和使用这些的振荡器有优秀的抖动性能。高频压电谐振器有更大的问题，与共振频率偏差和温度可靠性相比晶体谐振器。但是，通过使用一种渠道调整技术，是一种新算法的锁相环的发展已经解决了这些问题。
 
原型备硅 CMOS 工艺的最小线宽度为 65 nm 和大约 9 GHz 最大频率输出通过仅 180 飞秒相位涨落。功率消耗是 12.7 兆瓦。这种表现就等于 PLL 图的优点 (FoM) 的-244 分贝，而它具有小数分频锁相环作为世界顶级性能。这可以有助于实现紧凑，低成本、 高速无线通信系统。
 
研究结果将公布在当地时间 6 月 17 日”2016年专题讨论会对 VLSI 电路中”在夏威夷从 6 月 14 日举行。